Hier soir nous avons fait fonctionner la communication via bus parallèle 16 bits entre la Beaglebone et le FPGA de test.
Il est donc possible depuis la beagebone de lire et écrire des registres dans le FPGA.
Une petite carte a été gravée pour l’implantation du bus, FPGA et connexion à la BB. Même si elle est pour le moment très simple, ça pose les base ce que l’on pourra faire ensuite.
Cette carte pourra émuler une carte sortie TOR ou entrées TOR très facilement, pour les premiers tests.
Le driver Linux du bus est opérationnel, ainsi qu’un exécutable de test en ligne de commande.
La prochaine étape est de définir les registres mis à dispositions par le FPGA / CPLD, pour pouvoir implémenter la gestion de rack au niveau de la BB.
Nico a commencé à sélectionner des références de CPLD et l’implantation est prévue sur cette carte de test pour remplacer le FPGA pour l’instant utilisé pour le développement.
